　プロジェクトは2026年より第2期として再スタートしました。　第1期プロジェクトの紹介はこちら

プログラム位置づけ

プログラムの概要

各研究開発項目

課題推進者向け情報

	ムーンショット目標６「スケーラブルな高集積量子誤り訂正システムの開発」 Moonshot Goal 6 QUBECS: Quantum Bit Error Correction System

	プロジェクトマネージャー小林和淑　　　　 (京都工芸繊維大学電気電子工学系教授/京都半導体共創ラボ長)

----------------------------- 新着情報　-----------------------------


・	本プロジェクトのPIである佐野PI（理化学研究所、計算科学研究センター）の研究チームの一員であるJan-Erik R. Wichmann研究員がQCE26の IEEE Quantum Week 2026 QTEM TrackでBest Paper Award (3rd Place) を受賞しました。 Jan-Erik R. Wichmann, Werner Florian Samayoa, Prasoon Ambalathankandy and Kentaro Sano, "Scalable FPGA-based Decoder for Quantum Error Correction with Syndrome Subgraph Algorithm"


・	2026年度からPIが増強されました。～2025年度までの前半3年間の14名のPIに加えて、6名のPIが新たに加わりました。　うち2名はスタートアップの所属。
・	量子ビット制御装置の長時間安定動作を実証　本プロジェクトの三好健文PIらの研究開発グループにより、超伝導量子ビットの制御に用いるマイクロ波信号の長時間安定化を実現する量子ビット制御装置「QuEL-1 SE」を開発し、その性能を実験的に実証しました。詳細は、下記のプレスリリースをご覧ください。 https://qiqb.osaka-u.ac.jp/newstopics/pr20260327 https://prtimes.jp/main/html/rd/p/000000003.000173953.html
・	三好健文 PI（キュエル株式会社）が、31st Asia and South Pacific Design Automation Conference (APC-DAC 2026) 　にて基調講演を行いました。 Keynote VI : Thursday, January 22, 09:05-09:50 "Design and Implementation of Control System for Quantum Computers"


・	京都工芸繊維大学・新谷研究室の修士課程の学生である Zhipeng Liang君がIEEE SOCC 2025のStudent Paper Contest で"First Place"を受賞しました。 Zhipeng Liang, Shin Taniguhi, Hajime Takayama and Michihiro Shintani, "Cryogenic Characterization and Compact Modeling of Forwad Body-Bias Effects in 180 nm Bulk CMOS Transistors"
・	京都工芸繊維大学、2025年度オープンキャンパスが8月8日、9日に開催されました。京都工芸繊維大学　電子システム工学専攻集積システム講座　公開研究室（研究室見学）　及び当プロジェクト（QUBECS）に参画するキュエル株式会社の制御装置の展示・説明が実施されました。オープンキャンパス風景は、＝＞　こちら
・	小林和淑教授が半導体設計を教える日本の大学教員代表３人のうちの１人として紹介されました。　 Yahoo News:　「日本半導体の復活を願うなら、半導体設計にせめて1000億円支援を」　2025年8月1日 https://news.yahoo.co.jp/expert/articles/ec907151e92e7538beeb2df1530333ba2d1ec211
・	本プロジェクトの成果の一部が「純国産の量子コンピュータ」として公開されました。 https://www.youtube.com/watch?v=dy_eBN4iSCs　2025年7月29日
・	『純国産・量子コンピュータ、7月28日稼働！』　　　　　　　　　　　　　　万博会場からクラウド接続し、来場者に新しい“量子体験”も　　ムーンショット目標6 「スケーラブルな高集積量子誤り訂正システムの開発」、QUBECS　（プロジェクトマネージャー：小林和淑）　が研究支援、同プロジェクトQUBECSに参画しているキュエル社が開発した最新制御装置を採用。 ※大阪大学、量子情報・量子生命研究センター（QIQB）より発表　　（2025年7月28日） https://qiqb.osaka-u.ac.jp/newstopics/pr20250728
・	2025年5月19日、日経XTECHに、量子コンピューターの制御装置や中継器を開発・販売する本プロジェクトの一員でもある、キュエル㈱の活躍ぶりが掲載されました。 https://xtech.nikkei.com/atcl/nxt/mag/ne/18/00001/00523/
・	2025年5月13日、14日で東京大学 VDEC で開催されたシステムとLSIのワークショップ2025で新谷PIの研究室のZhipeng Liang 君（M1）が研究成果を発表し、優秀ポスター賞を受賞しました。 https://pdf.gakkai-web.net/ieice/icd/doc/poster_program_2025v3.pdf
・	COOL Chips 28のパネル討論"Sustainable AI: Emerging Architectures, Devices, and Quantum Computing Towards Future Computing"に、小林PMがパネリストとして参加しました。　　(2025年4月17日）スライドはこちら
・	本プロジェクトの一端を担っているになっている、キュエル株式会社が量子コンピューターの命運握る制御装置を開発しました。　(2025年3月24日掲載）　詳細はこちら
・	IEICE総合大会にて企画セッション「量子コンピューティングの潮流：回路・デバイスからアプリケーションまで」　が開催されました。　(2025年3月26日）　詳細はこちら
・	ソシオネクストがGoogle Quantum AIと戦略的パートナーシップ、量子制御チップ開発　 (2025年2月27日）日経XTECHが報道。　詳細はこちら　　　　＊本件は、本プロジェクトとは関係ございません。
・	低温工学・超電導学会関西支部2024年度第 3 回講演会にて小林PMが講演　(2025年2月5日）第３回講演会の詳細はこちら
・	小林PMが委員長の応用物理学会超集積エレクトロニクス産学連携委員会第11回研究会「量子コンピュータ最前線」開催(2025年1月20日)。　第11回研究会の詳細はこちら
・	土谷亮准教授（滋賀県立大学）が、豊橋技術科学大学 Green-niX シンポジウムにて、大学生・高専生向けに集積回路研究の紹介として「集積回路設計の先端研究とこれから」を講じました。（2024年9月26日）案内サイト
・	小林PMが、Quest-2024にて基調講演を行いました。（2024年9月9日）スライドは下記の対外発表成果リストに掲載しております。
・	サイトビジット 2024 (2024年7月30日実施）
・	本学とキオクシア株式会社は、極低温環境下で動作する半導体集積回路（LSI）の設計技術に関する研究開発推進及び半導体業界での人材育成を目的として、クロスアポイントメント協定を締結　（2024年5月17日掲載）　致しました。
・	*Nature* に掲載： Nature Focal Point on Quantum computing in Japan （特集トップページ）　　　　　"Quantum computers shoot for the moon" （当プロジェクト: QUBECS）
・	APS TV March meeting 2024でのプロジェクト紹介動画
・	2021年4月23日開催　ムーンショット目標６　国際シンポジウム (Zoom Webinar) 　(公開動画)

* 第１期プロジェクト（～2026年3月）: 対外発表成果リスト
* 第２期プロジェクト（2026年4月～）: 対外発表成果リスト

プログラムの位置づけ

研究開発課題１：
量子誤り訂正のハードウェアアルゴリズムと実証システム

課題推進者：
　佐野健太郎（理化学研究所）

概要：
量子誤り訂正のハードウェアアルゴリズムを開発すると共に、オンラインの量子誤り訂正に最適化されたFPGAボードおよびFPGAクラスタによる実証システムを構築して、誤り訂正用スケーラブルバックエンドシステムを実現する。また、それぞれ、超伝導量子ビット向けの誤り訂正の模擬実験、および中性原子量子ビット向けの誤り訂正の実証実験を実施する。

課題の目標：
オンラインの量子誤り訂正に最適化されたFPGAボードおよびFPGAクラスタによる実証システムを実際に構築して、量子誤り訂正のハードウェアアルゴリズムを実装できているか。また、MS内で山本剛プロジェクトおよび大森プロジェクトと連携し、それぞれ、超伝導量子ビット向けの誤り訂正の模擬実験、および中性原子量子ビット向けの誤り訂正の実証実験を実施する。

研究開発課題２：
FTQCアーキテクチャの定量的評価

課題推進者：
　門本淳一郎（東京大学）

概要：
大規模量子計算機の実現に向け、超伝導量子ビット、光量子ビット、ならびに分散型構成を対象とした量子計算機アーキテクチャを策定する。誤り訂正符号、論理操作を含む全体設計と主要部分のASIC化による最適化をおこない、物理量子ビット数、消費電力、レイテンシ等の指標に基づく定量的評価を通じて、実装可能性とスケーラビリティを兼ね備えた設計指針を確立する。これにより、計画期間内に実装可能性をともなった定量的評価結果を得るとともに、得られた知見を実システム開発へフィードバックする。

課題の目標：
ASIC化により最適化したアーキテクチャの定量評価を行い、一般化Lattice surgeryを含む超伝導量子計算機の全体アーキテクチャについて、ASIC実装を前提としたアーキテクチャ設計および最適化検討を実施する。

研究開発課題３：
スケーラブルな誤り訂正システムのインテグレーション技術

課題推進者：
　長名保範（熊本大学）

概要：
量子ビットを制御する量子フロントエンド、および量子誤り訂正を行うバックエンドを構成する多数のFPGA間を相互接続し、全体をひとつのシステムとしてインテグレートするための高スループット・低レイテンシで信頼できるスケーラブルな相互結合網の技術を実現する。また、バックエンドを大規模化する際に問題になるFPGAのソフト誤り等、信頼性に係わる問題について調査を行い、100万量子ビット規模の量子誤り訂正バックエンドの実現に向けて必要な対策を明らかにする。

課題の目標：
フロントエンド・バックエンドを構成する多数のFPGAノードを接続する相互結合網を開発する。システムの各所で必要とされるバンド幅や遅延の要件に合わせ、専用プロトコルとEthernetを組み合わせて最適かつスケーラブルな総合結合網を実現する。また、先端の微細プロセスで構成されるFPGAを多数運用するシステムで必要とされるソフト誤り対策の技術についても確立し、フロントエンドとバックエンドの低遅延・高信頼な接続方式を定義し、帯域・遅延・信頼性を実測・評価する。

研究開発課題４：
FTQC抽象化レイヤ・コンパイラ

課題推進者：
　川久保亮（株式会社QunaSys）

概要：
誤り耐性量子計算の実行に必要なコンパイラおよび実行時処理システムの開発を行う。具体的には、論理量子ビットに対する量子回路記述を入力とし、それを物理量子ビットに対する命令列に変換するコンパイラ、およびコンパイルされた命令列をデコーダ・制御フロントエンドと協調して実行・制御する実行時処理システムを対象とする。超伝導量子ビットでの表面符号格子手術アーキテクチャをターゲットとし、単独の格子手術操作（オフライン・オンライン）、単独の非クリフォード操作（オンライン）、論理量子回路実行への対応を段階的に実施する。

課題の目標：
クリフォード操作・非クリフォード操作を含む任意の論理量子回路を、超伝導量子ビットに対して実行するために必要なコンパイラ・実行時処理システムを開発し、同項目内の他課題と連携して量子ビット制御装置やデコーダとの接続・システム統合を行い、論理量子回路実行の実証を行う。入力の論理量子回路を、表面符号格子手術アーキテクチャの論理操作命令列、および物理量子ビットに対する操作命令列に変換するコンパイラソフトウェアが実装できていること。コンパイラにより生成された命令列を実行・制御する実行時処理システムが実装できており、デコーダ・制御フロントエンドと接続され協調して動作する。

研究開発課題５：
量子コンピュータ向け設計自動化技術の応用

課題推進者：
　若林一敏　（東京大学）

概要：
誤り耐性量子計算（FTQC）の実現へ向けたコンパイラ技術に関する研究開発を行う。小林グループでは現在表面符号(Surface Code)を用いた量子誤り訂正（ＱＥＣ）を中心に研究を行っている。この環境では、論理操作の基本単位が格子手術（Lattice Surgery）と呼ばれる論理パッチ間の相互作用におきかわるため、コンパイラには従来のゲートベースの最適化とはことなるパラダイムが求められる。コンパイラの中核となる格子手術のスケジューリングや論理量子ビットの配置（Ｐｌａｃｅｍｅｎｔ、Ｍａｐｐｉｎｇ）、それらを支える物理リソースの最適化等を包括的に研究していく。川久保グループのコンパイラチームと連携をとりながら研究を進める。また、小林グループではCryo CMOSの研究もおこなわれており、これを用いた低電力合成技術や、誤り訂正回路の高位合成を用いたＦＰＧＡ開発やＡＳＩＣ開発なども小林グループと連携して、進めていく計画である。世界的な技術潮流である3次元ルーティング、魔法状態耕作（Magic State Cultivation）、およびデコーダを考慮したリアルタイムスケジューリングの統合を目指した研究を行う。

課題の目標：
誤り耐性量子コンピュータで用いられる格子手術に関するスケジューリングアルゴリズムを開発し、量子コンピュータ向けコンパイラの中に実装する。コンパイラの中で正しく動作し、適切なスケジュールが行われ、命令発行などが正しくおこなう。

研究開発課題６：
表面符号以外のコーディング方式のマルチFPGAへの実装

課題推進者：
　天野英晴　（熊本県立大学)

概要：
表面符号以外に最近注目されているqLDPC符号、カラーコードなどの符号を用いた符号化を用いてオンライン誤り訂正を行うFPGAシステムの可能性を追求する。対象とする量子コンピュータも超電導型だけでなく、中性原子型、イオントラップ型に対する適合性を探求する。

課題の目標：
実機システム上でリアルタイムのコーディングが動作、表面符号と比較し、表面符号以外のコーディング方式をマルチFPGA上に実装する。

研究開発課題１：制御器(フロントエンド)の先鋭化
	課題推進者：　三好健文（キュエル株式会社）概要： Fault-Tolerant Quantum Computing（FTQC）の実現には、多数の量子ビットを高い安定性と信頼性の下で制御可能な制御装置が不可欠である。本研究では、2030年時点においてFTQCを想定した量子ビット制御に必要となる安定性およびスケーラビリティを備えた制御装置のアーキテクチャおよび実装方式を明確化するとともに、誤り訂正用バックエンドと連携したFTQC向け統合システムの設計指針を提示することを目的とする。　加えて、項目1で研究開発されるバックエンドと連携してFTQCを実現するために、フロントエンドが備えるべきAPIおよびその実装方式について検討を行う。検討した方式をフロントエンドに実装し、バックエンドと連携させることで、所望の動作が実現可能であることを確認する。　また、項目3および項目4と連携し、Cryo CMOSや光インターフェースなどの先進的技術をフロントエンドに組み込むことを想定した実験を実施する。
課題の目標：・FTQC向け物理量子ビットを用いた量子コンピューティングシステムの構築・FTQC向けの数百から千量子ビットのフロントエンドの実現・半導体量子ドット制御向け高密度信号生成フロントエンドの実現・信号多重化を用いたイオントラップ向け制御フロントエンドの実現・Cryo CMOS利用の実証実験向けフロントエンドシステムの実現様々な量子ビットに対応したフロントエンドシステムが実量子ビットを制御する。

研究開発課題１：
スケーラブルな古典-量子インターフェースのための低温光集積回路の設計技術

課題推進者：
　塩見準（大阪大学）

概要：
光集積回路を極低温環境を動作させることは、常温・極低温間の配線ケーブル数を削減し物理量子ビットのスケーラビリティを確保するための有望な解決策である。本課題では、低温環境における光集積回路素子の設計技術を探求する。具体的には、省電力かつ高速な情報通信・情報処理を実現する古典-量子インターフェースのための光インターフェースを研究し、本目標におけるスケーラブルな誤り訂正システムの設計環境の土台を構築する。

課題の目標：
超伝導量子ビット制御のための光集積回路設計し、超伝導量子ビット制御回路と光インターフェースの接続・動作を確認する。

研究開発課題２：
室温/4K間の光インターフェース

課題推進者：
　塩見英久　（大阪大学）

概要：
制御アーキテクチャにおいて、室温系と冷凍機内低温系の間でやり取りされる大容量ディジタル信号を、低熱負荷かつ広帯域に伝送する手段として、光インターフェースの導入が有望である。光ファイバは超広帯域性と低熱伝導率を兼ね備えており、将来の大規模量子コンピュータにおける制御配線の有力な候補である。これまで、室温—低温間のマイクロ波光伝送技術として Radio over Fiber に基づくアナログ信号伝送が提案されてきたが、光電変換に伴う発熱が大きな課題となっていた。本課題では、アナログ伝送ではなくディジタル光伝送を前提とすることで、光電変換に起因する発熱の低減と、伝送効率の向上を図る。

課題の目標：
・　16チャネル光伝送路評価系を構築し、大容量光伝送の成立性を評価
・　低温実装を見据えたファイバーチップ間接続構造の設計指針を体系的に整理
・　室温–低温光インターフェースを想定した信号処理系として統合評価を行い、量子ビット制御適用に向けた設計指針を整理

室温-低温光インターフェースにより配線数と熱流入量の削減する。

研究開発課題３：
スケーラブルな光電融合型の量子ビット制御アーキテクチャ

課題推進者：
　松尾亮祐（東京大学）

概要：
本プロジェクトでは、極低温環境に光電融合型の制御システムを設置し量子ビットを制御することでスケーラビリティの課題を解消することを目指している。しかし、極低温環境では制御回路の消費電力や回路面積に対して非常に強い制約が課される。光電融合回路の性質を活用することにより、室温との通信コストと極低温環境に設置される回路のコストを削減することを可能とするような独自のアーキテクチャを探求する。

課題の目標：
アーキテクチャの最適化手法の構築
極低温環境下に実装可能な量子ビット制御アーキテクチャの解明する。

研究開発課題４：
スケーラブルな光電融合型IF向けミックスドシグナルシステム

課題推進者：
　石黒仁揮　（慶応大学）

概要：
常温・極低温間の光集積回路とCryo CMOS集積回路を接続する光電融合のためのミックストシグナル集積回路を開発する。光インターフェースの有する超高速データ伝送レートをCryo CMOS集積回路の動作速度に変換するための回路や、冷凍機内の配線抵抗の大きな電源ケーブルによる給電ロスを抑制するための電源回路等に、ミックストシグナル技術を導入することで、電力高率の高い光電融合のための回路を設計、試作し、スケーラブルな古典-量子インターフェースの基盤を構築する。

課題の目標：
光電融合型IFの極低温における動作実証し、課題の達成の評価、判断基準：　光電融合型IFが極低温においての動作を確認する。

研究開発課題５：
スケーラブルな極低温集積回路設計に向けたトランジスタモデリング手法の開発

課題推進者：
　新谷道広（京都工芸繊維大学）

概要：
常温・極低温間の配線数を削減し、物理量子ビットのスケーラビリティを確保するため、量子ビットを制御するシリコンCMOS回路を極低温下で動作させるCryo CMOS技術は有望な解決策である。一方で、大規模集積回路をCryo CMOS技術で実現するには、極低温環境における高精度なトランジスタモデルの確立が不可欠である。本課題では、極低温下におけるシリコンCMOSの物理的挙動を解明してモデルに反映させるとともに、4K環境の厳しい電力制約下でも大規模集積回路設計が可能なPDK（Process Design Kit）環境を開発する。

課題の目標：
・特性ばらつき、自己発熱を考慮したトランジスタモデルのリリース
・トランジスタモデルの改善版をリリース
課題の達成の評価、判断基準：　市販SPICEシミュレータにて実回路動作が模擬する。

研究開発課題６：
Cryo CMOS集積回路設計基盤の構築

課題推進者：
　佐藤高史（京都大学）

概要：
スケーラブルな古典-量子インターフェースのための集積回路では、デバイス、回路、アーキテクチャ、アプリケーション等、複数の階層を通じた協調的な最適化が必要であり、設計自動化技術は共通的基盤技術となる。現状、極低温環境下、または室温との中間的な温度環境下において量子デバイス制御を行うシステムを開発する上で特に重要となる消費電力や処理速度などの性能評価指標を設計早期に予測する技術、また予測結果に基づいて回路設計を最適化する設計方法論が未確立である。また、多数の量子ビットの長時間かつ安定な制御を可能とする信頼性も不可欠となる。本研究課題では、様々な環境温度における性能予測を可能とするスケーラブルな極低温集積回路の設計・最適化手法の開発に取り組む。

課題の目標：
極低温環境向け最適化フローの確立し最適化フローに従う設計により、極低温を想定する設計結果の回路性能の予測が可能となっているか、および、極大的性能を示す。

研究開発課題７：
Cryo CMOS向けデバイス・配線要素のPDK開発

課題推進者：
　内田　建　（東京大学）

概要：
80–3 Kを主対象としたCryo CMOS向けPDKの構築を目的とし、キャリア輸送および熱輸送の物理に基づくデバイス・配線モデルを開発する。初年度に高真空多元成膜装置を立ち上げ、3 K領域まで動作する合金ナノ薄膜温度センサを作製し、3ω法により半導体関連材料の低温熱伝導率を取得する。得られた熱物性データを基に、自己加熱を考慮した配線抵抗モデルとMOSキャパシタやpn接合などのデバイスの極低温での電気特性モデル化を進める。さらに樽茶グループとの連携により10 mK領域への拡張をはかり、量子集積回路と親和性の高い低温PDK基盤の確立を目指す。

課題の目標：
　・Cryo CMOS Material Thermal Data Set v1.0（PDK添付資料）の公開
　・Thermal-aware Cryo Interconnect PDK v1.0（80–3 K）基盤の公開
　・MOSキャパシタ、pn接合、MOSトランジスタのPDK（ver.1）基盤の公開
を行い、mK/4Kに対応したPDKが実装する。

研究開発課題１：
フロントエンド・バックエンド向けディジタル回路技術

課題推進者：
　小林和淑　 (京都工芸繊維大学)

概要：
Cryo環境にて動作する超伝導量子ビット制御向けのSoCのディジタル部を設計するとともに、項目1の門本PI、若林PIらと協力の上、誤り訂正を低電力で行う回路を設計し、FPGA上で動作させ、ASIC化も検討する。高橋プロジェクトと連携、イオントラップ量子ビット制御用のCryo環境で動作するSoCの仕様検討を行い、外注も利用してLSI化を行う。

課題の目標：
・Cryo環境からの制御実験再実施
・単体FPGAと誤り訂正用LSIを使った誤り訂正実験
・CCD操作に必要な動的電圧制御の実装
ディジタル部の ASIC 化を行い、動作確認を行うこと。極低温環境での信頼性に関する知見が得られること。

研究開発課題２：
スケーラビリティを実現する RF フロントエンド回路技術の開発

課題推進者：
　土谷亮　（関西大学）

概要：
スケーラビリティ達成のためには小型・低電力化、温度や電圧などの環境変動耐性、他回路からの干渉耐性のすべてを達成する必要があり、既存システムを単純に ASIC 化するだけでは不十分である。スケーラブルな RF フロントエンドを実現するために、アーキテクチャ検討を含む最適化を行う。

課題の目標：スケーラビリティを実現する RF フロントエンドアーキテクチャの提案と実証し、将来的にスケーラブルとなる可能性を持つ RF フロントエンド回路 TEG を設計し、実測評価を行う。

研究開発課題３：
量子ビット制御用DACの自動設計

課題推進者：
　髙井伸和　 (京都工芸繊維大学)

概要：
低消費電力・高速動作を実現するディジタル・アナログ変換器（DAC）を開発する。DACの要素回路の設計には機械学習による自動設計を取り入れ、設計時間の大幅な短縮を実現する。22nm CMOSバルクプロセスを用い、自動設計したDACを試作し測定により評価する。DACと他グループ回路をチップレットにより量子ビット制御回路を構成し、量子ビットを制御する。

課題の目標：
・1mW DAC を含めた制御回路による量子ビットの制御
・低消費電力・高速動作を実現するDAC回路の自動設計・合成。学習データの精査と追加
スケーラビリティを有する DAC を自動設計も用いながら設計し、実測評価する。

研究開発課題４：
フロントエンド向け高速ADC

課題推進者：
　宮原正也
　　（高ｴﾈﾙｷﾞｰ加速器研究機構）

概要：
高速、小型かつ低消費電力動作可能なADCを開発し、これをシステムの要求仕様に応じてインターリーブ動作させることで変換速度がスケーラブルな ADC を実現する。単純なインターリーブ動作では ADC 間のばらつきにより性能が劣化するため、アナログ、ディジタル両技術をバランスよく用いた補正技術を実装する。

課題の目標：性能スケーラブルな ADC の開発および SoC による複数超伝導量子ビット制御の実施し、、スケーラビリティを有すADC のアーキテクチャを設計し、実測評価を行うこと。

研究開発課題５：フロントエンド向けディジタル回路のRTL設計

課題推進者：
　今川隆司　 (福井大学)

概要：
一台の冷凍機あたりの量子ビット数のスケーリングを可能にするため、極低温環境で動作可能なCMOSディジタル回路(Cryo Processor)のRTL (register transfer level)設計に取り組む。量子ビット数のスケーリングを阻む要因には、ビット数の増加に対して線形に増加する、マイクロ波伝送ケーブルと信号伝送に伴う発熱がある。現状では、量子ビット制御のためのマイクロ波を、冷凍機外の制御装置と直接やり取りするために、高い信号レートが必要となっている。この信号レートを削減するために、従来は制御装置で行っていた信号処理の一部を冷凍機内で行うための、CMOSディジタル回路をRTLで設計する。設計にあたっては、松尾PIをはじめとする項目3のメンバーと連携する。また本課題設計した回路と項目4の別課題で設計される他の要素回路を統合してSoC化するために、インターフェースやアーキテクチャを最適化する。

課題の目標：
SoC 化のための回路アーキテクチャの最適化を行い、 Cryo CMOS の実現に必要な信号処理性能と低消費電力を両立する回路アーキテクチャを開発する。

研究開発課題６：量子ビット制御用ディジタル回路のバックエンド設計

課題推進者：
　岸田亮　 (富山県立大学)

概要：
現状 FPGA と HBM で実装されているフロントエンドのディジタル回路 (DSP) を専用 ASIC として実現させるためのバックエンド設計をする。Cryo 環境で動作する SoC の低消費電力化を実現させるバックエンド設計をする。Cryo SoC のチップレット化を実現させるバックエンド設計をする。

課題の目標：
DSPおよびCryo SoCのさらなる改善と試作・開発、Cryo環境からの量子ビット制御し、専用 ASIC と SoC が Cryo 環境で動作するようなバックエンド設計ができていること。

【公開シンポジウム等での報告】
＊JST　ムーンショット目標６　公開シンポジウム2023
　小林プロジェクトマネージャーから2023年3月28日に報告した際のスライド　 ----------------- こちら

このページのTopへ

課題推進者向け情報

ムーンショット型研究開発事業　JST申請の各種様式等　（公開サイト）
	＊　プロジェクト関係者向け　各種様式等情報	--- こちら
	グラント番号: JPMJMS226A
	成果の公表に関する様式
	PMの実施管理に関する様式（会議開催
	PMの実施管理に関する様式（実施規約）
	知的財産権管理に関する様式
	＊　ロゴマークに関すること	--- こちら
	＊委託研究開発契約事務処理説明書関連　（大学） --- 令和6年版 ---	--- こちら
	＊委託研究開発契約事務処理説明書関連　（企業） --- 令和6年版 ---	--- こちら
学会/セミナー開催情報
	＊　情報学シンポジウム　－量子コンピューティングの展開　2023年1月23日開催　（終了）	--- こちら
	主催：日本学術会議情報学委員会
	プレゼンテーション資料が公開されました。	--- こちら
	＊　量子コンピューティングシステムの技術開発の現状と将来展望　2023年1月25日開催　（終了）	--- こちら
	主催：電子情報通信学会東海支部
	＊　JST　ムーンショット目標６　公開シンポジウム　2023年3月28日開催　（終了）	--- こちら
	＊　Kobe Quantum Error Correction Symposium　2024年1月23日開催　（終了）	--- こちら
	主催：理化学研究所
	＊　JST　ムーンショット目標６　公開シンポジウム　2024年3月27日開催　（終了）	--- こちら

Qubecsプロジェクト関係者限定情報　（第1パスワードが必要です）

--- こちら

各種資料　課題推進者専用BOX フォルダへのリンク

Qubecs パワーポイントのテンプレート　及び　Qubecs 各種ロゴ		--- こちら
	＊　ロゴご使用の際には、縦横比の維持をお願いします。
Qubecs 内部会議等連絡事項
	＊　第一回Qubecs全体会議　（2022年10月25日開催＠京都工芸繊維大学）	--- こちら
	＊　第二回Qubecs全体会議　（2023年2月27日、28日開催＠那覇）	--- こちら
	＊　第三回Qubecs全体会議　（2023年6月30日＠京都工芸繊維大学）	--- こちら
	＊　第四回Qubecs全体会議　（2023年9月11日＠札幌）	--- こちら
	＊　第五回Qubecs全体会議　（2023年11月29日＠理研・神戸）	--- こちら
	＊　第六回Qubecs全体会議　（2023年3月29日＠JST・市ヶ谷）	--- こちら
外部研究機関との会議等
	＊　Leti online 会議　（2023年4月5日開催）	--- こちら
JSTムーンショット目標６　公開シンポジウム等
	＊　キックオフシンポジウム（2022年11月18日開催＠京都工芸繊維大学）	--- こちら
	＊　Workshop on April 14, 2023	--- こちら
	＊　ＪＳＴムーンショット目標６公開シンポジウム（2023年3月28-29日開催＠東京）	--- こちら
	＊　国際シンポジウム（2023年7月18-20開催予定）	--- こちら
	＊　ＪＳＴムーンショット目標６公開シンポジウム（2024年3月27日開催＠東京）	--- こちら
量子コンピューティング関連外部シンポジウム等
	＊　第16回情報学シンポジウム　　講演スライド	--- こちら
学会等技術動向調査（フォルダ）		--- こちら
	＊　ISSCC 2023におけるCryo-CMOS及びQuantum-Computing関連発表事前調査
	＊　近年(2008~2022)のIEDMにおけるCryo-CMOS及びQuantum-Computing関連発表動向調査