QUBECS 「スケーラブルな高集積量子誤り訂正システムの開発」

ムーンショット目標６
「スケーラブルな高集積量子誤り訂正システムの開発」
Moonshot Goal 6 QUBECS: Quantum Bit Error Correction System

学術論文・学会発表　（第１期プロジェクト成果）

■ 原著論文

1.	Maximilian Jakob Heer, Emanuele Del Sozzo, Keisuke Fujii and Kentaro Sano, "Novel Union-Find-based Decoders for Scalable Quantum Error Correction on Systolic Arrays", 2023 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW) 10.1109/ipdpsw59300.2023.00092
2.	Kazunori Maetani, Akinori Machino, Keisuke Koike, Shinichi Morisaka, Koichiro Miyanishi, Toshiki Kobayashi, Kenji Toyoda, Makoto Negoro, Takefumi Miyoshi and Ryutaro Ohira, "Application of RFSoC-based arbitrary waveform generator for coherent control of atomic qubits", Japanese Journal of Applied Physics, Vol. 63, Num. 7, (078001), 2024 10.35848/1347-4065/ad40ea

■ 招待講演・基調講演

1.	三好健文： Takefumi Miyoshi, "A Challenge of Scalable Quantum Computing Control System", 2023 IEE International Symposium on Multiple-Valued Logic https://mvl.jpn.org/ISMVL2023/
2.	小林和淑： Kazutoshi Kobayashi, "Scalable Highly Integrated Quantum Bit Error Correction System by Classical Electronics", 2023 IEEE 15th International Conference on ASIC DOI: 10.1109/ASICON58565.2023.10396130
3.	小林和淑： Kazutoshi Kobayashi, "Classical Electronics to Control Qubits and Correct Errors in Room-temperature and Cryogenic Environments", International Workshop on Quantum, Cryogenic and Supercondutive Computing, 2024/09, Fukuoka, Japan: Keynote 2, Quest-2024 Presentaion Material (PDF)
4.	土谷亮： Akira Tsuchiya, "Cryogenic and RF Modeling of On-Chip Passive Devices for Quantum Computer", 2024 IEEE 17th International Conference on Solid-State and Integrated Circuit Technology https://www.icsict.com/Data/List/InvitedTalks
5.	三好健文：”量子コンピューティングを支える技術への挑戦”、第206回システムとLSIの設計技術研究発表会 (SLDM WIP Forum 2024） https://www.ipsj.or.jp/kenkyukai/event/sldm206.html
6.	小林和淑：”誤り耐性量子コンピュータに向けたスケーラブルな高集積量子誤り訂正システムの開発”、低温工学・超電導学会関西支部　2024年度第3回講演会（ご案内）
7.	新谷道広：”Cryo-VLSI設計環境のためのトランジスタモデル開発”、電子情報通信学会総合大会2025 （量子コンピューティングの潮流：回路・デバイスからアプリケーションまで）
8.	佐野健太郎：”誤り耐性量子計算機のための誤り訂正アルゴリズムと FPGA によるバックエンドシステム”、電子情報通信学会総合大会2025 （量子コンピューティングの潮流：回路・デバイスからアプリケーションまで）
9.	小林和淑：Kazutoshi Kobayashi, "Cryogenic CMOS to Control Quantum Bits (Qubits)", COOL Chips 28 (IEEE Symposium on Low-Power and High-Speed Chips and Systems) https://www.coolchips.org/2025/advance-program/
10.	新谷道広： Michihiro Shintani, "Transistor Model Development for Cryo-IC Design Environment", ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems 2025 https://www.tauworkshop.com/2025/talks/michihiro_shintani/
11.	新谷道広：”コンパクトモデルの民主化に向けた実践知”、Keysight Design Forum 2025 Tokyo
12.	大平龍太郎：”量子計算技術を支える量子ビット制御装置の研究開発”、電子情報通信学会ソサイエティ大会、2025 大会プログラム
13.	新谷道広： Michihiro Shintani, "Cryo-CMOS Transistor Modeling for Quantum Computing Integrated Circuits", QUEST 2025
14.	三好健文： Takefumi Miyoshi, "Design and Implementation of Control System for Quantum Computers", 31st Asia and South Pacific Design Automation Conference (APC-DAC 2026)
15.	小林和淑：”誤り耐性量子コンピュータに向けたスケーラブルな高集積量子誤り訂正システムの開発”、第82回アナログ技術トレンドセミナ
16.	小林和淑：”スケーラブルな高集積量子誤り訂正システムの開発”、2026年第73回応用物理学会春季学術講演会シンポジウム

■ 口頭発表（査読有り）

1.	杉谷昇太朗： Shotaro Sugitani, Ryuichi Nakajima, Takafumi Ito, Jun Furuta, Kazutoshi Kobayashi, Mathieu Louvat, Francois Jacquet, Jean-Christophe Eloy, Olivier Montfort, Lionel Jure and Vincent Huard, "Radiation Hardness Evaluations of a Stacked Flip Flop in a 22nm FD-SOI Process by Heavy-Ion irradiation", IOLTS 2023 https://doi.org/10.1109/IOLTS59296.2023.10224879
2.	谷唯紀： Yuiki Tani and Yasunori Osana, "A 100GPS－ready Low Latency on-Chip Router for FPGA clusters", ICCE 2024 (IEEE 42nd International Conference on Consumer Electronics) DOI: 10.1109/ICCE59016.2024.10444199
3.	松尾亮祐： Ryosuke Matsuo, Rudy Raymond, Shigeru Yamashita and Shin-Ichi Minato, "Optimizing Decision Diagrams for Measurements of Quantum Circuits", 29th Asia and South Pacific Design Automation Conference, 2024 DOI: 10.1109/ASP-DAC58780.2024.10473869
4.	新谷道広： Michihiro Shintani, Tetsuro Iwasaki and Takashi Sato, "Gaussian process-based device model toward a unified current model across room to cryogenic temperatures", IEEE International Conference on Microelectronic Test Structures, 2024 DOI: 10.1109/ICMTS59902.2024.10520702
5.	土谷亮： Akira Tsuchiya, "Mean-Free-Path-Based Evaluation of Size Effect and Anomalous Skin Effect in On-Chip Interconnects under Cryogenic Environment", 28th IEEE Workshop on Signal and Power Integrity, 2024 DOI: 10.1109/SPI60975.2024.10539203
6.	門本淳一郎：”重み付きグラフに対応したUnion-Findアルゴリズムによる表面符号デコーダの実装と評価”、DAシンポジウム2024 http://www.sig-sldm.org/das/program.html
7.	佐藤　高史： Takuma Kawakami, Takashi Sato and Hiromitsu Awano, "Random Telegraph Noise Observed on 65-nm Bulk pMOS Transistors at 3.8K", ESSERC 2024 https://www.esserc2024.org/
8.	新谷道広： Shin Taniguchi and Michihiro Shintani, "Evaluation of BSIM4 Model at Cryogenic Temperature Using 65 nm Bulk Transistors", International Meeting for Future of Electron Devices (IMFEDK) 2024 https://www.ieee-jp.org/section/kansai/chapter/eds/imfedk/Dir2024/Program/IMFEDK2024_Final_Program2.pdf
9.	Zhipeng Liang, Shin Taniguchi, Hajime Takayama and Michihiro Shintani, "Compact Modeling for Cryogenic-aware Forward Body Biasing in 180 nm Bulk CMOS", ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems 2025 https://www.tauworkshop.com/2025/
10.	Kotaro Tominaga, Ryosuke Matsuo, Yoshihiro Midoh, Noriyuki Miura, Michihiro Shintani and Jun Shiomi, "Ternary Logic Operation of CMOS Inverters under Low-temperature and Low-voltage Conditions", ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems 2025 https://www.tauworkshop.com/2025/
11.	Prasoon Ambalathankandy, "Ternary Logic Operation of CMOS Inverters under Low-temperature and Low-voltage Conditions", ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems 2025 https://sites.google.com/view/heart2025
12.	門本淳一郎： Junichiro Kadomoto et al., "A 22-nm Surface Code Decoder Using Greedy Algorithm", IEEE International Symposium on Circuits and Systems (ISCAS) 2025 https://2025.ieee-iscas.org/
13.	Kenji Ohmori (Device Lab Inc.) and Michihiro Shintani, "Properties of Very Shallow States in Cryogenic MOSFETs Studied by Wideband Noise Spectroscopy", Automatic Radio Frequency Techniques Group (ARFTG) 2025 https://arftg.org/105-conference/
14.	Ryosuke Matsuo et al., "Properties of Very Shallow States in Cryogenic MOSFETs Studied by Wideband Noise Spectroscopy", 62th Design Automation Conference https://www.dac.com/
15.	Xinyi GUO et al., "Weighted Range-Constrained Ising-Model Decoder for Quantum Error Correction", 62th Design Automation Conference https://www.dac.com/
16.	笠村卓矢：　”Union-Findアルゴリズムによるオンライン表面符号デコーダの実装と評価”、情報処理学会 xSIG 2025
17.	Werner Florian Samayoa, "Towards scalable surface code decoding", ARCHIDE: 2nd Workshop on Architecture Design Methodologies and Ecosystems for HPC and Scientific Edge Computing, 2025 https://sites.google.com/view/archide2025/schedule?authuser=0
18.	Kenji Ohmori and Michihiro Shintani, "Wideband Noise Spectroscopy of Very Shallow States in Cryogenic MOSFETs", IEEE International Symposium on Radio-Frequency Integration Technology 2025 https://www.ec.ee.es.osaka-u.ac.jp/rfit2025/
19.	Ryutaro Ohira, Shinichi Morisaka, Ippei Nakamura, Atsushi Noguchi and Takefumi Miyoshi, 123-"Multiplexed Control at Scale for Electrode Arrays in Trapped-Ion Quantum Processors". QCE25-Technical-Paper-Sessions
20.	佐野健太郎：”量子誤り訂正および高性能計算のための研究プラットフォームFPGAクラスタ”、リコンフィギャラブルシステム研究会（RECONF）、2025 開催プログラム
21.	Xinyi GUO et al., "SOME: Symmetric One-Hot Matching Elector --- A Lightweight Microsecond Decoder for Quantum Error Correction", 2025 International Conference on Computer-Aided Design
22.	笠村卓矢： Takuya Kasamura et al., "Design of an Online Surface Code Decoder Using Union-Find Algorithm", IEEE International Conference on Computer Design (ICCD) 2025
23.	三好　健文： Takefumi Miyoshi et al., "Evaluation of FPGA Resource Requirements for a Scalable Heterogeneous Quantum Control System", IEEE 44th International Conference on Consumer Electronics
24.	増渕　剛： Tsuyoshi Masubuchi et al., "Accelerating Phase-Lock-Loop Design via Circuit-Level Partitioning and Bayesian Optimization", International symposium on Intelligent Signal Processing And Communication System 2025
25.	高木遼： Ryo Takagi et at., "Two-Stage Multi-Objective Bayesian Optimization Framework for Analog Circuit Sizing", International symposium on Intelligent Signal Processing And Communication System 2025
26.	森口悠斗： Yuto Moriguchi et al., "Reducing Simulation Overhead in Analog Circuit Sizing via Stage-Aware Multi-Fidelity Optimization", International symposium on Intelligent Signal Processing And Communication System 2025

■ 口頭発表（査読無し）

1.	松尾亮祐：”量子回路の観測のための決定グラフの最適化”、情報処理学会・第９回量子ソフトウエア研究発表会 2023 https://www.ipsj.or.jp/kenkyukai/event/qs9.html
2.	友利壮敦：”Kyokko の通信レイテンシ性能評価”、電子情報通信学会・技術研究報告 (リコンフィギャラブルシステム)、 2023, https://ken.ieice.org/ken/paper/20230804sCvZ/
3.	三好健文： Takefumi Miyoshi, "The Challenge of Realizing a Scalable and Flexible Quantum Computer Control Systems Using Multiple FPGAs", 1st Workshop on FPGA Technology for Quantum Computing 2023 (held in conjunction with FPL2023), https://2023.fpl.org/home
4.	谷唯紀：”１００Gbps対応の低遅延なFPGAクラスタ向けオンチップルータ”、電子情報通信学会・技術研究報告 (リコンフィギャラブルシステム), 2023 https://ken.ieice.org/ken/paper/20230914qCwX/
5.	Nilton Filho, ”マイクロ波入出力を使った量子ビットエミュレーション方式の検討”、第10回量子ソフトウェア研究発表会, 2023, ISSN: 2435-6492
6.	前谷和徳："RFSoCを活用した冷却イオン量子ビットのコヒーレント制御"、　電子情報通信学会・技術研究報告 (リコンフィギャラブルシステム) , 2023, VLD2023-52
7.	青山連：”誤り耐性量子コンピュータに向けた22nmバルクプロセスによる上面符号用エラー訂正復号器の設計”、　電子情報通信学会 VLSI設計技術研究会（VLD）　２０２３年１１月研究会 VLD2023-38
8.	小山雄輝： "量子コンピュータ制御装置のASIC化に向けた10GbpsクラスDeserializerの開発"、電子情報通信学会 VLSI設計技術研究会（VLD）　２０２３年１１月研究会
9.	町野明徳、大平龍太郎：”ロバスト最適化された動的デカップリングの超伝導量子ビットでの実装”、第49回量子情報技術研究会 (QIT49), 2023 https://ken.ieice.org/ken/paper/202312195c0x/
10.	三好健文：”超伝導量子ビット制御のためのフィードバック処理の低レイテンシ化の検討”、電子情報通信学会リコンフィギャラブル研究会 1 月研究会, 2024 https://ken.ieice.org/ken/download/20240129Qc0m/
11.	今川隆司：”極低温下で動作する信号処理ASICの実現に向けたFPGA向けデザインのマイグレーション”、電子情報通信学会リコンフィギャラブル研究会 2 月研究会、2024 https://ken.ieice.org/ken/paper/20240129lcaQ/
12.	玉城玖之：”KyokkoへのCRCによるエラー検出機能の実装”、電子情報通信学会技術研究報告 (リコンフィギャラブルシステム), 2024 https://ken.ieice.org/ken/paper/20240129Jcaa/
13.	根来誠： Makoto Negoro et al., "Experimental demonstrations of broadband quantum controls of superconducting qubits with QuBE (Qubit-controller", APS March Meeting 2024 https://meetings.aps.org/Meeting/MAR24/Session/D49.5
14.	隅田土詞： Toshi Sumida et al., "QuBE: a Qubit-controller with Broadband Electronics", APS March Meeting 2024 https://meetings.aps.org/Meeting/MAR24/Session/D49.4
15.	大塩達也、大平龍太郎： ”イオンの高速シャトリングのための電圧制御系の構築”、日本物理学会　春季大会, 2024 https://onsite.gakkai-web.net/jps/jps_search/2024sp/data2/html/program01.html
16.	谷口真、新谷道広：”65nm バルクトランジスタを用いた極低温環境下における BSIM4 の評価”、　電子情報通信学会 VLSI 設計技術研究会, 2024 https://ken.ieice.org/ken/paper/20240718Ucdv/
17.	友利壮敦、長名保範： ”FPGAクラスタ向け多対多シリアルインタコネクトの通信プロトコルの検討”、電子情報通信学会技術研究報告 (リコンフィギャラブルシステム), 2024 https://ken.ieice.org/ken/download/202406101cdE/
18.	佐野健太郎：”将来の高性能計算機：古典から量子まで”、第10回NEDIA 電子デバイスフォーラム京都, 2023 https://www.nedia.or.jp/info/ddf10_report　https://www.nedia.or.jp/jigyou/seminar/12811
19.	富永孝太郎：”低温・低電圧動作によるCMOSインバータの3値論理特性”、DAシンポジウム2024 http://www.sig-sldm.org/das/program.html
20.	王若泰：”誤り耐性量子コンピュータの実現に向けた表面符号デコーダの極低温CMOS集積回路による実装検討”、DAシンポジウム2024 http://www.sig-sldm.org/das/program.html
21.	川上拓真：”4.2Kでの65nmバルクpMOS トランジスタにおけるランダムテレグラフノイズの評価”、DAシンポジウム2024 http://www.sig-sldm.org/das/program.html
22.	青山連：”貪欲法を用いた表面符号向けエラー訂正復号器の FGPA・ASIC 実装”、DAシンポジウム2024 http://www.sig-sldm.org/das/program.html
23.	三好健文、Takefumi Miyoshi, "Toward a Scalable and Heterogeneous Qubit Controller System", Quantum software, middleware, and controller for near-term quantum computing systems, 2024, Osaka University. https://x.com/Q_Portal_/status/1841696558334857432
24.	岩崎　哲朗：”スパースガウス過程回帰に基づく極低温トランジスタ電流モデリンク”、　デザインガイア2024 https://www.ipsj.or.jp/kenkyukai/event/sldm207.html
25.	植田達也：”極低温状態での集積回路内配線におけるサイズ効果が遅延時間に与える影響”、　デザインガイア2024 https://www.ipsj.or.jp/kenkyukai/event/sldm207.html
26.	三好健文、Takefumi Miyoshi, "A Blueprint of Scalable Heterogeneous Controller System for Various Quantum Computer", IEEE 43rd International Conference on Consumer Electronics https://icce.org/2025/
27.	青山連：”貪欲法を用いた表面符号向けエラー訂正復号器のRTLと動作合成によるASICへの実装”、 2025 IEICE-RECONF/VLD
28.	佐方美月：”量子誤り訂正むけFPGAクラスタのためのパケットアグリゲータの開発”、 2025 IEICE-RECONF/VLD
29.	三好健文：Takefumi Miyoshi, "Challenges in Developing Practical Qubit Control Systems", Asia and South Pacific Design Automation Conference (ASP-DAC) 2025 https://www.aspdac.com/aspdac2025/pdf/final_program.pdf
30.	岩崎哲朗：Tetsuro Iwasaki, "Cryo-Compact Modeling Based on Sparse Gaussian Process", Asia and South Pacific Design Automation Conference (ASP-DAC) 2025 https://www.aspdac.com/aspdac2025/pdf/final_program.pdf
31.	ナバロ・ドンディ、Dondee Navarro, "Physics-based Modeling to Extend a MOSFET Compact Model for Cryogenic Operation", Asia and South Pacific Design Automation Conference (ASP-DAC) 2025 https://www.aspdac.com/aspdac2025/pdf/final_program.pdf
32.	Takuma Kawakami, "Random Telegraph Noise Observed on 65-nm Bulk pMOS Transistors at 3.8K", Asia and South Pacific Design Automation Conference (ASP-DAC) 2025 https://www.aspdac.com/aspdac2025/pdf/final_program.pdf
33.	大平龍太郎：”異種量子ハードウェア対応制御システムの実現に向けた開発の進展”、第72回応用物理学会春季学術講演会
34.	田畑順正：”Altera OFS 対応 Ethernet Controller の実装”、電子情報通信学会技術研究報告 2025　(コンピュータシステム)
35.	田中創：”高速シリアル通信コントローラ Kyokko の Lattice FPGA 向け実装”、電子情報通信学会技術研究報告 2025　(コンピュータシステム)
36.	馬島侑希：”FPGAアクセラレータにおけるFPGAのソフトエラー対策機構の考案”、電子情報通信学会技術研究報告 2025　(コンピュータシステム)
37.	宮原正也： Masaya Miyahara, "Development of Cryo CMOS ASICs for Qubit controller", QUP Workshop, KEK https://conference-indico.kek.jp/event/317/ (Slide)
38.	岩瀬朝生：”低温動作に適したGain Cell DRAMの設計と評価”、集積回路研究会（ICD） https://www.ieice.org/~icd/
39.	大平龍太郎：Ryutaro Ohira et al., "Recent Advances toward a Scalable Trapped-Ion Qubit Controller", HEART 2025 https://sites.google.com/view/heart2025
40.	冨永孝太郎：”低温環境におけるラッチ回路の動作安定性解析”、DAシンポジウム2025 http://www.sig-sldm.org/das/
41.	大平龍太郎：”時間多重化電圧制御による多電極イオントラップ駆動システムの開発とその評価”、第86回応用物理学会秋季学術講演会 https://meeting.jsap.or.jp/
42.	隅田土詞：” 周波数固定型トランズモン量子ビットにおける多ラウンド繰り返し符号の実装と論理エラー率の評価”、第86回応用物理学会秋季学術講演会 https://meeting.jsap.or.jp/
43.	大平龍太郎：”時間多重化方式によるトラップ電圧制御を用いた40Ca+と44Ca+の捕獲実験”、日本物理学会第80回年次大会、（領域１：量子エレクトロニクス実験）
44.	Jan-Erik R. Wichmann, Kentaro Sano, "Hardware Adapted Quantum Error Correction Decoding Algorithm for Surface Codes"、日本物理学会第80回年次大会、（領域１：量子情報（理論）（誤り訂正・量子アーキテクチャ）
45.	田畑順正：”OFS環境下におけるF-tile Ethernet通信コントローラの検討"、リコンフィギャラブルシステム研究会（RECONF）
46.	大平龍太郎：Ryutaro Ohira et al, "Time-Division Multiplexing for Trap Electrode Control Toward Large-Scale Trapped-Ion Quantum Processors Based on QCCD Architecture", QUEST 2025
47.	大平龍太郎：Ryutaro Ohira et al, "A Scalable Trap Electrode Control Architecture Using Time-Division Multiplexing for Large-Scale Trapped-Ion Quantum Processors", Chiba PIERS 2025
48.	谷口真：”極低温環境下における順方向基板バイアス対応スタンダードセルライブラリの生成と RISC プロセッサによる性能評価”、デザインガイア2025
49.	比嘉義斗：”FPGAベースの高速Ethernet MAC向けレイテンシ測定システムの実装と評価”、デザインガイア2025
50.	臼井健悟：”極低温動作DACに向けたバッファアンプの素子最適化”、デザインガイア2025
51.	森口悠斗：”デバイス選択とパラメータ最適化を統合したモンテカルロ木探索ベースのアナログ回路自動設計手法”、デザインガイア2025
52.	南村天楽：”アナログ集積回路の自動設計アルゴリズムにおけるグローバル感度解析手法の有効性の検証”、デザインガイア2025
53.	増渕剛：”オペアンプ回路設計におけるRobust Scaling Tchebycheff法によるベイズ最適化の効率改善”、電子回路研究会 2025/6
54.	増渕剛：Tsuyoshi Masubuchi, "Improving the Efficiency of Bayesian Optimization Using Robust Scaling Tchebycheff Method in Op-amp Circuit Design", International Conference on Electronics Circuits and Systems 2025
55.	南村天楽：”アナログ集積回路におけるグローバル感度解析手法の比較検討”、電子回路研究会 2025/10
56.	臼井健悟：”極低温動作DACにおけるフィルタに向けたVCIIの開発”、電子回路研究会 2024/3
57.	大平龍太郎：”大規模量子CCDアーキテクチャのための時間多重化電圧制御システムの低温評価”、2026年第73回応用物理学会春季学術講演会
58.	城戸浩吏：”量子誤り訂正に向けた回転表面符号デコーダーの高位合成による設計と評価”、2026年電子情報通信学会総合大会
59.	黒川幸晟：”高位合成によるASIC実装を指向した量子ビット方向推定用DSPの設計”、2026年電子情報通信学会総合大会

■ ポスター発表

1.	杉谷昇太朗、小林和淑ほか、”22nmFDSOIプロセスで試作したスタック型フリップフロップのソフトエラー耐性の実測評価”、LSIとシステムのワークショップ2023 https://pdf.gakkai-web.net/ieice/icd/doc/LSI-WS_Poster_Program_rev3.pdf
2.	中島隆一、小林和淑ほか、”PMOSおよびNMOSトランジスタを独立させたソフトエラー感度の測定手法”、LSIとシステムのワークショップ2023 https://pdf.gakkai-web.net/ieice/icd/doc/LSI-WS_Poster_Program_rev3.pdf
3.	中島隆一、小林和淑ほか、”22nm/65nmのFD-SOIプロセスで試作したガードゲートフリップフロップのソフトエラー耐性の実測評価”、LSIとシステムのワークショップ2023 https://pdf.gakkai-web.net/ieice/icd/doc/LSI-WS_Poster_Program_rev3.pdf
4.	三好健文： Takefumi Miyoshi et al., "A Fully Pipelined Architecture of Quantum-Classical Interface for Realizing FaultTolerant Quantum Compute", IEEE International Conference on Quantum Computing and Engineering (QCE) 2023 DOI: 10.1109/QCE57702.2023.10263
5.	大平龍太郎：”RFSoCを活用した冷却イオン量子ビットのコヒーレント制御”、1st International Workshop on Information Engineering(QIE2023) https://ken.ieice.org/ken/download/202311168CYB/
6.	大平龍太郎："QuEL-1:A Scalable Quantum Control System for Superconducting Qubits", Quantum Innovation 2023
7.	大塩達也："Development of an ion-shuttling system for the QCCD architecture", Quantum Innovation 2023
8.	青山連：”誤り耐性量子コンピュータに向けた22nmバルクプロセスによる上面符号用エラー訂正復号器の設計”、電子情報通信学会 VLSI設計技術研究会（VLD）, 2023 https://ken.ieice.org/ken/paper/202311151CYT/
9.	小山雄輝：”量子コンピュータ制御装置のASIC化に向けた10GbpsクラスDeserializerの開発”、　情報処理学会、第203回システムとLSIの設計技術研究発表会, 2023 SLDM WIP Forum 2023
10.	長名保範：”高性能FPGAクラスタへ向けたEnhernetレイヤの性能測定”、第248回システム・アーキテクチャ・第205回システムとLSIの設計技術・第65回組み込みシステム合同発表会, 2023
11.	松尾亮祐：”超伝導量子ビットのための低コスト制御回路アーキテクチャ”、LSIとシステムのワークショップ2024
12.	松尾亮祐： Ryosuke Matsuo et al., "Succinct pulse generator architecture maximizing gate fidelity for superconducting quantum computers", 61th Design Automation Conference 2024 https://arxiv.org/html/2312.08699v2
13.	隅田土詞： Toshi Sumida et al., "QuEL-1: a qubit-controller with broadband electronics", Swiss-Japanese Quantum Symposium 2024 https://meetings.aps.org/Meeting/MAR24/Session/D49.4
14.	三好健文：”拡張可能なマイクロ波制御イオントラップ量子コンピュータ制御装置の構成方式の検討”、第50回量子情報技術研究会（QIT50）, 2024 https://ken.ieice.org/ken/paper/20240528uc38/
15.	今川隆司、Takashi Imagawa et al., "A Power Reduction Scheme by Arithmetic Format Conversion for a DSP to Estimate Qubit States Under 4K Cryogenic Environment", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf
16.	三好健文、Takefumi Miyoshi et al., "A Microwave-based QCCD Trapped-Ion Quantum Computer with Scalable Control System", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf
17.	松尾亮祐、Ryosuke Matsuo et al., "Cost-effective pulse generator architecture maximizing gate fidelity for superconducting quantum computers", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf
18.	佐野　健太郎、Jan Erik Reinhard Wichmann et al., "Connecting Physical Qubits to Quantum Error Correction Backends using Regular Etherneｔ", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf
19.	佐藤　高史、Ruotai Wang et al., "Exploring Surface Code Decoding via Cryo-CMOS for Fault-Tolerant Quantum Computers", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf
20.	小山雄輝： ”量子コンピュータ正業チップ検証用受信回路”、第14回d.lab-VDECデザインアワード http://www.vdec.u-tokyo.ac.jp/DesignersForum/Forum24.html
21.	岩瀬朝生：”極低温環境に最適なGain Cell DRAM”、第14回d.lab-VDECデザインアワード http://www.vdec.u-tokyo.ac.jp/DesignersForum/Forum24.html
22.	比嘉義斗、Y. Higa et al., "A Lossless-Ethernet-based interconnect for FPGA clusters toward FTQC", IEEE CLUSTER 2024 https://clustercomp.org/2024/program/
23.	Jan Erik Reinhard Wichmann et al., "Scalable Connection of Qubits to Quantum Error Correction Systems using Ethernet", IEEE CLUSTER 2024" https://clustercomp.org/2024/program/
24.	Ryutaro Ohira et al., "Towards a control system for quantum computers across diverse physical platforms", QUANTUM INNOVATION 2024. https://quantum-innovation2024.jp/program/files/Proceedings_QI2024.pdf
25.	岩瀬朝生：”極低温環境に最適なGain Cell DRAM”、情報処理学会　システムとLSIの設計技術（SLDM）研究会 https://www.ipsj.or.jp/kenkyukai/event/sldm206.html
26.	岩崎哲朗：”スパースガウス過程回帰に基づく極低温CMOSコンパクトモデリング”、情報処理学会　システムとLSIの設計技術（SLDM）研究会 https://www.ipsj.or.jp/kenkyukai/event/sldm206.html
27.	門本淳一郎、Junichiro Kadomoto et al., ”Preliminary Design Space Exploration for ASIC Implementation of Control Systems in Fault-Tolerant Quantum Computers”, IEEE International Conference on Quantum Computing and Engineering–QCE24 https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/08/QCE24-Poster-Presentation-Schedule-v67.pdf
28.	岩瀬朝生、Tomoki Iwase, Shigeru Yamamoto and Kazutoshi Kobayashi, ”22-nm Gain Cell DRAM for Cryogenic Operation”, COOL Chips 28 (IEEE Symposium on Low-Power and High-Speed Chips and Systems) https://www.coolchips.org/2025/wp-content/uploads/2025/04/05_Program-1-1.pdf
29.	土谷亮：”極低温における配線抵抗率のサイズ依存性が回路設計に与える影響”、LSIとシステムのワークショップ2025 https://pdf.gakkai-web.net/ieice/icd/doc/poster_program_2025v3.pdf
30.	Zhipeng Liang：”バルクCMOSトランジスタにおける極低温のForward Body Biasingを用いた電流特性の測定とモデリング”、LSIとシステムのワークショップ2025 https://pdf.gakkai-web.net/ieice/icd/doc/poster_program_2025v3.pdf
31.	Nilton F. G. FILHO et al., "Error Detection in Fixed-Frequency Transmon Qubits with Distance-9 Repetition Coder"、第52回量子情報技術研究会（QIT52）
32.	Yoshinori Kurimoto et al., "Long-Term Measurement of Amplitude Stability in Multi-Channel Microwave Outputs of an In-House Qubit Controller"、第52回量子情報技術研究会（QIT52）
33.	Ryotaro Ohira, "Development of a Time-Division Multiplexed Electrode Control System for Trapped-Ion QCCD Architectures", Quantum Innovation 2025, Program Book.
34.	Kazutoshi Kobayashi, "Development of Scalable Highly Integrated Quantum Bit Error Correction System (QUBECS)", Quantum Innovation 2025, Program Book.
35.	Yoshinori Kurimoto, "Long-Term Stability Assessment of Multi-Channel Microwave Outputs and Theoretical Analysis of the Impact of Static Errors on Quantum Gate Fidelity", Quantum Innovation 2025, Program Book.
36.	Tomoki Iwase, "22nm-Gain Cell DRAM for Cryogenic Operation", Quantum Innovation 2025, Program Book.
37.	Junsei Tabata, "A Scalable Interconnect for FPGA-Based Quantum Error Correction Systems toward FTQC", Quantum Innovation 2025, Program Book.
38.	Xinyi GUO, "Weighted Range-Constrained Ising-Model Decoder for Quantum Error Correction", Quantum Innovation 2025, Program Book.
39.	Jan-Erik R. Wichmann, "Investigation of Error Statistics in Surface Codes to Guide QEC Decoder Research", Quantum Innovation 2025, Program Book.
40.	Prasoon Ambalathankandy, "Low-Latency FPGA-Based Syndrome Graph Pruning for scalable Quantum Error Correction Decoders", Quantum Innovation 2025, Program Book.
41.	松尾　亮祐：Ryosuke Matsuo, Hidehisa Shiomi and Jun Shiomi, "On-chip optical pulse modulation for scalable superconducting quantum computers", IEEE International Conference on Quantum Computing and Engineering–QCE25 QCE25 Poster Presentation
42.	Junichiro Kadomoto et al., "Quantifying the Gap Between FPGA and ASIC Implementations of a Surface Code Decoder", IEEE International Conference on Quantum Computing and Engineering–QCE25
43.	Ryosuke Matsuo et al., "Towards a Measurement-Based Quantum Computing Architecture Using Continuous-Variable Optical Qubits", IEEE International Conference on Quantum Computing and Engineering–QCE25
44.	土谷　亮：Akira Tsuchiya, "Mean-Free-Path-Based Modeling of Interconnect Resistivity for Cryogenic CMOS", International Conference on Solid State Devices and Materials 2025 (SSDM 2025), PS-01-03
45.	Zhipeng Liang et al., "Cryogenic Characterization and Modeling of Forward Body Biased Current in 180nm Bulk CMOS Transistors", IEEE International System-on-Chip Conference (SOCC) 2025, PS1A: Poster Session: Late Breaking News
46.	小山雄輝：”浮動小数点演算を利用した量子状態読みだし回路の極低温動作を見据えた22mm実装”、電子情報通信学会 ICD 研究専門委員会若手研究会　2025

■ その他著作物（総説、書籍など）

1.	松尾亮祐、Ryosuke Matsuo, Kazuhisa Ogawa, Hidehisa Shiomi, Makoto Negoro, Takefumi Miyoshi, Michihiro Shintani, Hiromitsu Awano, Takashi Sato and Jun Shiomi, "SPulseGen: Succinct pulse generator architecture maximizing gate fidelity for superconducting quantum computers", arXiv, 2023 https://doi.org/10.48550/arXiv.2312.08699
2.	栗本佳典：”量子コンピュータの実用化を支える量子ビットコントローラ”、電気学会誌　2024年9月 https://www.jstage.jst.go.jp/article/ieejjournal/144/9/144_589/_article/-char/ja
3.	小田　航大：”採用2年目の活動報告～低温技術習得に向けた奮闘記～”、KEK Proceedings (技術交流会・技術セミナー報告書)、令和6年度KEK技術交流会
4.	Ryo Matsuda et al., "Selective Excitation of Superconducting Qubits with a Shared Control Line through Pulse Shaping", Physical Review Letters, https://doi.org/10.48550/arXiv.2501.10710
5.	Ryo Matsuda et al., "Trapping an Atomic Ion without Dedicated Digital-to-analog Converters", Applied Physics Letters, https://doi.org/10.48550/arXiv.2508.04093

■ 受賞

1.	谷唯記、Yuiki Tani, "A 100Gbps-Ready Low Latency On-Chip Router for FPGA Clusters", The 2024 IEEE International Conference on Consumer Electronics. ICCE 2024 Best Session Presentation Award
2.	岩崎哲朗、「スパースガウス過程回帰に基づく極低温CMOSコンパクトモデリング」　情報処理学会システムとLSIの設計技術研究会　(SLDM) Work-in-progress(WIP) 2024 IEEE CASS Kansai Chapter Best Student Presentation Award
3.	Zhipeng Liang：”バルクCMOSトランジスタにおける極低温のForward Body Biasingを用いた電流特性の測定とモデリング”、LSIとシステムのワークショップ2025　優秀ポスター賞 https://pdf.gakkai-web.net/ieice/icd/doc/poster_program_2025v3.pdf
4.	笠村卓矢（東京大学）：“Union-Findアルゴリズムによるオンライン表面符号デコーダの実装と評価”“ IEEE Computer Society Japan Chapter xSIG Young Researcher Award 2025
5.	笠村卓矢、門本淳一郎、入江英嗣：“Union-Findアルゴリズムによるオンライン表面符号デコーダの実装と評価” レギュラー論文　xSIG 2025, 情報処理学会
6.	岩崎哲朗：“スパースガウス過程回帰に基づく極低温トランジスタ電流モデリング” (2025年8月受賞) 電子情報通信学会・研究会 2024-11-05 https://ken.ieice.org/ken/paper/20241113xc5c
7.	Ryutaro Ohira, Shinichi Morisaka, Ippei Nakamura, Atsushi Noguchi and Takefumi Miyoshi, 123-"Multiplexed Control at Scale for Electrode Arrays in Trapped-Ion Quantum Processors". IEEE Quantum Technical Community (QTC) Best Technical Papers
8.	冨永孝太郎：“DAシンポジウム2024　セッション特別賞”、 (2025年8月受賞) 情報処理学会　システムとLSIの設計技術研究会、http://www.sig-sldm.org/das/
9.	Zhipeng Liang et al., "Cryogenic Characterization and Modeling of Forward Body Biased Current in 180nm Bulk CMOS Transistors", IEEE International System-on-Chip Conference (SOCC) 2025, Student Paper Contest, "First Place"
10.	岩崎哲朗：“スパースガウス過程回帰に基づく極低温トランジスタ電流モデリング”　2025年度山下記念研究賞、情報処理学会

■ プレスリリース

1.	京都工芸繊維大学、「京都工芸繊維大学とキオクシア（株）クロスアポイントメント協定を締結」　2024年5月17日
2.	大阪大学 QIQB、「純国産・量子コンピュータ、7月28日稼働！」　2025年7月28日
3.	キュエル株式会社、論文出版のお知らせ　「時分割多重化によるイオントラップ電極制御を実証」　2025年12月9日